image sensor，CIS)在近二十年来取得了飞速的开展，得益于有源像素传感器(Active PixelSensor)的呈现、相关双采样技能(Correlated Double Sampling)的创造以及工艺的前进等，用于低噪声应用领域的也取得了长足的开展。因为CMOS传感器具有先天的低成本、易于集成等长处，CMOS传感器在低噪声应用领域也已引起了渐渐的变多的重视。现在，在低噪声CMOS
文中介绍了一种适用于低噪声CMOS图画传感器芯片级模数转化的流水线型ADC，依据低噪声CMOS图画传感器的体系要求，文中规划的ADC的分辨率为12 bit，速度为10 Msps，选用了每级1．5 bit、共11级的流水线型结构。在该ADC完结规划仿线μm规范CMOS工艺进行了流片。终究在PCB板级电路上用该ADC对一个自主规划的模仿输出的CMOS图画传感器进行了模数转化，并依据自主规划的成像检测体系完结了CMOS图画传感器的成像。
依据自主规划的低噪声CMOS图画传感器的体系要求，能确认流水线ADC的规划方针。表1给出了该规划的详细规划方针。
因为该ADC规划方针为应用在自主规划的低噪声CMOS图画传感器的芯片级，因而其速度和精度都应尽可能的高，以到达芯片体系低噪声和速度的要求。而因为其作业在芯片级，其功耗和面积的要求则能够相对宽松一些。因而本规划选用了11级，1．5 bit每级的结构，尽管这种结构在功耗上会有所添加，可是能粗糙比较器的比较精度带来的影响，一起也粗糙了对榜首级采样坚持电路运放的要求。本文规划的ADC的结构框图如图1所示，在该ADC11级结构中的前10级电路中，每级电路包含子模数转化器(ADC)、子数模转化器(DAC)、求和电路、余量扩大器以及采样坚持电路，其间因为子DAC、采样坚持电路、求和电路以及余量扩大电路一般都由一个开关电容电路完成，因而该电路模块常被统称为乘法型数模转化器(Multiplying digital to analog converter，MDAC)，第11级电路为一个2 bit的flash ADC。在两组互不相交时钟CLK1和CLK2的操控下，每级电路都产生了数字输出，这些输出在经过数字位对齐和数字校准后得到终究的数字输出。
MDAC电路是流水线ADC规划中很重要的部分，它在ADC中完成的功用包含采样坚持、数模转化、减法和余量扩大等，一般都会选用开关电容技能完成，由模仿开关、电容和跨导运算扩大器(OTA)构成，其电路图如图2所示。其作业原理是：用MDAC的采样坚持对前级余量电压进行采样；将其采样电压与本级子DAC的输出电压进行减法运算；将减法运算得到的余量电压经过余量扩大器进行扩大。
在流水线ADC结构中，榜首级的MDAC的要求最高，跟着级数的添加，要求不断粗糙。关于一个12位、10 Msps采样率流水线ADC，以榜首级MDAC为例，该电路需满意的整体方针为：精度12 bit，采样率10 Msps。而在MDAC规划中，最要害的是余量扩大器规划，本文以榜首级余量扩大器的规划为例来阐明整个规划，其间选用的余量扩大器的结构如图3所示。余量扩大器作业在闭环状况，要求其有限直流增益形成的差错小于1／2LSB，即有：
|
